

**ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**BÁO CÁO BÀI TẬP
THIẾT KẾ VI MẠCH SỐ
CE222.Q11**

**ĐỀ TÀI: BÀI TẬP KIỂM TRA PHÂN TÍCH .DC VÀ
NGUỒN VSOURCE**

Giảng viên hướng dẫn:

PGS.TS Lâm Đức Khải

Sinh viên thực hiện:

Trần Minh Tiến - 23521586


Trần Hoàng Thông - 23521529

TP. Hồ Chí Minh, Thứ Tư Ngày 22 Tháng 4 Năm 2026

I) kiểm tra giá trị điện áp tại chân source(V_{source}) của Nmos và Pmos

1.1) Hiện thực và kiểm tra V_{source} Nmos post-layout


a) Nmos schematic



Hình 1: Nmos Schematic với $L=0.1\mu m$ và $W=2\mu m$

Để đo được V_{source} của Nmos ta tiến hành nối Gate và Drain với vdd và đặt chân Source là vout để nhận được tín hiệu tại chân Source khi mô phỏng, đồng thời nối cực bulk với GND.

b) Nmos layout



Hình 2: Nmos Layout với $W=2\mu m$ và $L=0.1\mu m$

Layout Nmos dựa trên schematic và kiểm tra LVS và DRC:

Kiểm tra LVS:


```
Warning: Disabled optimizations for high-performance drags due to poor X server performance. To restore, review "Per
Information: Saving design 'vgs_project nmos_find layout'. (DESIGN_WINDOW-004)
Information: "Starting netlisting for design "vgs_project/nmos_find/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "vgs_project/nmos_find/schematic"
Information: "Netlisting design "vgs_project/nmos_find/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_1
Completed with no errors.
=====
>
```

Hình 3: LVS check

⇒ Layout đã khớp với schematic.

Kiểm tra DRC:

Layout sau khi sửa các lỗi DRC:



Hình 4: Layout hoàn chỉnh

Kết quả kiểm tra LVS và DRC của layout mới đều không báo lỗi:

```

=====
JobID: hercules_drc_13
Completed with no errors.
=====
Information: "Starting netlisting for design "vgs_project/nmos_find/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "vgs_project/nmos_find/schematic"
Information: "Netlisting design "vgs_project/nmos_find/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_2
Completed with no errors.
=====


```

Hình 5: Kiểm tra LVS và DRC của layout mới

⇒ Layout mới đã thỏa schematic và DRC.

c) Kiểm tra post-layout

Hình ảnh của thiết kế sau khi chạy LPE để extract RC:



Hình 6: Layout sau khi extract RC

d) Mô phỏng post-layout

- Tiến hành mô phỏng post-layout kiểm tra điện áp tại chân Source thông qua mô phỏng .op để xem giá trị điện áp tại Source khi đặt vdd=1.2V vào Gate và Drain.

Phương pháp hiện thực:

- Sử dụng mô phỏng .op để xem giá trị đo được tại Source khi đặt vdd=1.2V.
- Đặt 1 trở 10Kohm ở chân source đóng vai trò là một tải để đo được chính xác sự chênh lệch điện áp tại 2 đầu Drain và Source.

```
*****
* Library      : vgs_project
* Cell         : tb_nmos_find
* View         : schematic
* View Search List : schematic hspice symbol
* View Stop List  : symbol
*****

.include 'nmos_find_netlist.net'

* Lệnh gọi con chip
xi0 vout nmos_find
* --- BẮT ĐẦU CẤP NGUỒN VÀ ĐO ĐẶC ---
* Cấp nguồn VDD 1.2V
V1 vdd! 0 DC 1.2
RLOAD vout 0 10k
.op
|

.option opfile=1 split_dp=1
.option probe=1
.option post=2

.end
```

Hình 7: file .sp để lên kịch bản mô phỏng

```
r27 14:vout 15:vout r=0.266
r26 13:vout 14:vout r=0.266
r25 12:vout 18:vout r=0.154
r24 12:vout 13:vout r=0.266
r23 vout 18:vout r=0.112
r22 vout 17:vout r=0.014
r21 11:vout 17:vout r=0.126
r20 10:vout 11:vout r=0.126
r19 9:vout 10:vout r=0.266
r18 8:vout 9:vout r=0.266
r17 7:vout 8:vout r=0.266
r16 5:vout 7:vout r=0.266
r15 5:vout 6:vout r=0.119
r14 mml|src 5:vout r=18
r13 mml|src 7:vout r=18
r12 mml|src 8:vout r=18
r11 mml|src 9:vout r=18
r10 mml|src 10:vout r=18
r9 mml|src 12:vout r=18
r8 mml|src 13:vout r=18
r7 mml|src 14:vout r=18
r6 mml|src 15:vout r=18
r5 mml|src vout r=18
r4 4:ln_n_8 ln_n_8 r=200.295
r3 2:ln_n_8 3:ln_n_8 r=10.8947
r2 1:ln_n_8 4:ln_n_8 r=25.5
r1 1:ln_n_8 2:ln_n_8 r=13.5
mml mml|drn mml|gate mml|src 0 N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.44p
+ pd=4.44u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends nmos find
```

Hình 8: file netlist sau khi extract RC

Kết quả mô phỏng:

- Kết quả mô phỏng được kiểm tra ở file .ic0 sẽ cho kết quả điện áp đo được ở điểm Vout và chân Source của Nmos.

```

+ xi0.mm1|bulk = 0.
+ xi0.mm1|drn = 1.1998
+ xi0.mm1|gate = 1.2000
+ xi0.mm1|src = 721.8714m
*** END: Saved Operating Point ***

```

Hình 9: Giá trị đo được tại các chân của Nmos

```

+ vdd! = 1.2000
+ vout = 721.7257m

```

Hình 10: Giá trị điện áp tại chân Vout


Nhận xét:

- Giá trị áp tại drain có hao hụt do sau khi extract RC thì đường dây dẫn từ vdd vào Drain gây ra trở kháng sinh từ đó làm sụt áp ở Drain.
- Giá trị điện áp đo được ở Source là 721.8714mV, từ đó có thể suy ra được V_{th} của Nmos xấp xỉ $V_{th} = 1.1998 - 0.722 \approx 0.4778(V)$.
- Giá trị điện áp Vout là giá trị tại 1 điểm sau Source và trước tải $R=10K\Omega$, sự chênh lệch điện áp giữa Source và Vout là do trở kháng sinh trên đường dây.

⇒ Như vậy đã kiểm nghiệm được khả năng truyền mức logic cao kém của Nmos khi chân Source không thể kéo bị điện áp lên được $vdd=1.2V$.

1.2) Hiện thực và kiểm tra Vsource Pmos post-layout


a) Pmos schematic



Hình 11: Pmos Schematic

Để đo được Vsource của Pmos ta tiến hành nối Gate và Drain với vss và gnd và đặt chân Source là vout để nhận được tín hiệu tại chân Source khi mô phỏng, đồng thời nối cực bulk với vdd.

b) Pmos layout



Hình 12: Pmos Layout với $W=5\mu m$ và $L=0.1\mu m$

Layout Nmos dựa trên schematic và dùng ndiff để tạo contact nối bulk ở N-well với vdd

Kiểm tra LVS:

```
*****
Information: Saving design 'vgs_project pmos_find layout'. (DESIGN_WINDOW-004)
Information: "Starting netlisting for design "vgs_project/pmos_find/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "vgs_project/pmos_find/schematic"
Information: "Netlisting design "vgs_project/pmos_find/schematic" finished successfully." (NETLISTING-012)
Information:
*****
JobID: hercules_lvs_3
Completed with no errors.
*****
```

Hình 13: Pmos kiểm tra LVS

⇒ Layout Pmos đã khớp với schematic.

Kiểm tra DRC:


```
=====
Information:
=====
JobID: hercules_drc_2
Completed with no errors.
=====
> |
```

Hình 14: Kiểm tra DRC

⇒ Layout Pmos không vi phạm Design Rules.

c) Kiểm tra post-layout

Hình ảnh của thiết kế sau khi chạy LPE để extract RC:



Hình 15: Layout sau khi extract RC

d) Mô phỏng post-layout

- Tiến hành mô phỏng post-layout kiểm tra điện áp tại chân Source thông qua mô phỏng .op để xem giá trị điện áp tại Source khi đặt vss vào Gate và Drain.

Phương pháp hiện thực:

- Sử dụng mô phỏng .op để xem giá trị đo được tại Source khi đặt vss=0V vào Gate và Drain
- Đặt 1 nguồn 1.2V và trở 10Kohm ở chân Source đóng vai trò là một nguồn cấp và tải tiêu thụ để đo được chính xác sự chênh lệch điện áp tại 2 đầu Drain và Source.

```
* Kích ban mo phong PMOS truyền mục 0 yêu

.include 'pmos_netlist.net'

* 2. Gọi khối PMOS ra (Kết nối chân vout của Testbench vào chân vout của chip)
xi0 vout pmos_find

* 3. Cấp nguồn hệ thống
V_VDD vdd! 0 DC 1.2
V_VSS vss! 0 DC 0
* 4. Gắn trở tải kéo lên VDD để tạo sức cản (Test Weak 0)
RLOAD vout vdd! 10k

* 5. Thiết lập lệnh đo và xuất file Waveform
.op
.option opfile=1 split_dp=1
.option probe=1 post=2

.end
```

Hình 16: file .sp để thực hiện mô phỏng

```
r22 mm0|drn 37:vss! r=18
r21 mm0|drn 38:vss! r=18
r20 mm0|drn 39:vss! r=18
r19 mm0|drn 40:vss! r=18
r18 mm0|drn 14:vss! r=18
r17 mm0|drn 16:vss! r=18
r16 mm0|drn 17:vss! r=18
r15 mm0|drn 18:vss! r=18
r14 mm0|drn 19:vss! r=18
r13 mm0|drn 20:vss! r=18
r12 9:vss! 42:vss! r=11.7
r11 mm0|gate 11:vss! r=225
r10 mm0|gate 9:vss! r=225
r9 7:vss! 10:vss! r=0.0327273
r8 7:vss! 8:vss! r=0.0854545
r7 6:vss! vss! r=0.0781818
r6 6:vss! 10:vss! r=0.168
r5 6:vss! 7:vss! r=0.2
r4 4:ln_n_15 5:ln_n_15 r=10.999
r3 3:ln_n_15 4:ln_n_15 r=13.2855
r2 2:ln_n_15 ln_n_15 r=477.45
r1 2:ln_n_15 3:ln_n_15 r=23.5
mm0 mm0|drn mm0|gate mm0|src mm0|bulk P w=5u l=0.1u nf=1 m=1 ad=1.1p as=1.1p pd=10.44u
+ ps=10.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends pmos_find
```

Hình 17: file .netlist được tạo ra sau khi extract RC

Kết quả mô phỏng:

- Kết quả mô phỏng được kiểm tra ở file .ic0 sẽ cho kết quả điện áp đo được ở điểm Vout và chân Source của Pmos.

```
+ xi0.ln_n_15 = 0.
+ xi0.mm0|bulk = 1.2000
+ xi0.mm0|drn = 199.7464u
+ xi0.mm0|gate = 218.6189n
+ xi0.mm0|src = 492.5430m
*** END: Saved Operating Point ***
```

Hình 18: Các giá trị điện áp của Pmos sau mô phỏng

```

+ vdd! = 1.2000
+ vout = 492.6414m
+ vss! = 0.

```


Hình 19: Các giá trị điện áp vdd, vss và vout

Nhận xét:

- Giá trị áp tại Drain và Gate khác 0 dù đã được nối với vss=0V là do trở kí sinh trong dây dẫn từ đó khi có dòng rò chạy qua sẽ tạo ra một điện áp theo công thức $U=I \times R$.
 - Giá trị điện áp đo được ở Source là 492.543 mV từ đó cho thấy V_{th} của Pmos xấp xỉ $V_{th} \approx 482.543$ mV.
 - Giá trị điện áp Vout là giá trị tại 1 điểm sau Source và sau tải $R=10K\Omega$, sự chênh lệch điện áp giữa Source và Vout là do trở kí sinh trên đường dây.
- ⇒ Như vậy đã kiểm nghiệm được khả năng truyền mức logic thấp kém của Pmos khi chân Souce không thể kéo bị điện áp xuống được mức 0V.

II) kiểm tra giá trị điện áp tại chân source (V_{source}) của Nmos và Pmos theo slide


Các mô hình kết nối sẽ kiểm thử:



Hình 20: Các mô hình kết nối


- Do Nmos và Pmos đã được kiểm tra ở trên nên sẽ chỉ mô phỏng 2 mô hình 3 Nmos mắc nối tiếp và mô hình cực Source của Nmos nối và Gate của Nmos khác.

2.1) Mô phỏng mô hình 3 Nmos mắc nối tiếp



Hình 21: Sơ đồ 3 Nmos nối tiếp


a) Schematic



Hình 22: Schematic của 3 Nmos nối tiếp

Để đo được V_{source} của 3 Nmos ta tiến hành nối Gate và Drain với vdd và đặt chân Source là vout1 vout2 vout3 để nhận được tín hiệu tại chân Source khi mô phỏng, đồng thời nối cực bulk với GND.

b) layout



Hình 23: Hình ảnh Layout của thiết kế với $W=2\mu m$ và $L=0.1\mu m$

Layout 3 Nmos nối tiếp dựa trên schematic và dùng pdiff để nối bulk ở P-substrate của nmos với GND.

Kiểm tra LVS:

```
> 3nmos_sr_to_dr != 3nmos_sr_to_dr (level = 0)
=====
Information: Connection established with 'Hercules-VUE' running on 'localhost'.
Information: Connection closed with 'Hercules-VUE' running on 'localhost'.
Warning: Disabled optimizations for high-performance drags due to poor X server performance
Information: Saving design 'vgs_project/3nmos_sr_to_dr layout'. (DESIGN_WINDOW-004)
Information: "Starting netlisting for design "vgs_project/3nmos_sr_to_dr/schematic"..." (N
No Design Integrity rule violations found in "vgs_project/3nmos_sr_to_dr/schematic"
Information: "Netlisting design "vgs_project/3nmos_sr_to_dr/schematic" finished successful
Information:
=====
JobID: hercules_lvs_11
Completed with no errors.
=====
>
```

Hình 24: Kiểm tra mô phỏng LVS

⇒ Layout 3 Nmos nối tiếp đã khớp với schematic.

Kiểm tra DRC:


```
Warning: Disabled optimizations for high-performance drags due to poor X server performance. To restor
Information: Saving design 'vgs_project/3nmos_sr_to_dr layout'. (DESIGN_WINDOW-004)
Information: "Starting netlisting for design "vgs_project/3nmos_sr_to_dr/schematic"..." (NETLISTING-01
No Design Integrity rule violations found in "vgs_project/3nmos_sr_to_dr/schematic"
Information: "Netlisting design "vgs_project/3nmos_sr_to_dr/schematic" finished successfully." (NETLIS
Information:
=====
JobID: hercules_lvs_11
Completed with no errors.
=====
Error: The requested action could not be completed because one or more inputs are incomplete or invali
Information:
=====
JobID: hercules_drc_1
Completed with no errors.
=====
~
```

Hình 25: Hình ảnh kiểm tra DRC

⇒ Layout 3 Nmos nối tiếp đã khớp với schematic và không vi phạm các Design Rules.

c) Kiểm tra post-layout

Hình ảnh của thiết kế sau khi chạy LPE để extract RC:



Hình 26: Thiết kế sau khi extract RC

d) Mô phỏng post-layout

Phương pháp hiện thực:

- Sử dụng mô phỏng .op để xem giá trị đo được tại các chân Source khi đặt $v_{dd}=1.2V$ vào Gate và Drain
- Đặt trở 10Mohm ở chân Source của các Nmos đóng vai trò là một tải tiêu thụ để đo được chính xác sự chênh lệch điện áp tại 2 đầu Drain và Source giữa các Nmos nối tiếp, nhằm ko để các chân source bị floating.

```

* Kích ban mô phỏng 3 NMOS nối tiếp - Post Layout
* -----

.include '/root/lab1vlsi/PDK/hspice/reference_models.inc'

.include 'netlist.net'

* 3. Khởi tạo khối 3 NMOS (Theo tên subckt trong file netlist)
xi0 vout1 vout2 vout3 _3nmos_sr_to_dr

* 4. Cấp nguồn hệ thống
V_VDD vdd! 0 DC 1.2
V_GND gnd! 0 DC 0

RL1 vout1 0 10Meg
RL2 vout2 0 10Meg
RL3 vout3 0 10Meg

* 6. Thiết lập mô phỏng điểm làm việc tĩnh
.op

* 7. Các tùy chọn xuất kết quả
.option opfile=1 split_dp=1
.option probe=1 post=2

.end

```

Hình 27: File .sp để hiện thực mô phỏng

```

c3 9:ln_n_62 8:ln_n_63 c=3.39584e-17
cg2 8:ln_n_63 0 c=4.29001e-18
cg1 7:ln_n_63 0 c=8.54421e-18
nm6 mm6|drn mm6|gate mm6|src mm6|bulk N w=2u l=0.1u nf=1 m=1 ad=0.44p as=0.25p
+ pd=4.44u ps=2.25u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm5 mm5|drn mm5|gate mm5|src mm5|bulk N w=2u l=0.1u nf=1 m=1 ad=0.25p as=0.25p
+ pd=2.25u ps=2.25u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
nm4 mm4|drn mm4|gate mm4|src mm4|bulk N w=2u l=0.1u nf=1 m=1 ad=0.25p as=0.44p
+ pd=2.25u ps=4.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends _3nmos_sr_to_dr

```

Hình 28: File netlist của thiết kế dùng trong mô phỏng

Kết quả mô phỏng:

- Kết quả mô phỏng được kiểm tra ở file .ic0 sẽ cho kết quả điện áp đo được ở điểm Vout và chân Source của Pmos.

```

+ xi0.mm4|bulk = 35.7079p
+ xi0.mm4|drn = 923.5404m
+ xi0.mm4|gate = 1.2000
+ xi0.mm4|src = 914.6597m
+ xi0.mm5|bulk = 35.7079p
+ xi0.mm5|drn = 952.5391m
+ xi0.mm5|gate = 1.2000
+ xi0.mm5|src = 923.5404m
+ xi0.mm6|bulk = 35.7079p
+ xi0.mm6|drn = 1.2000
+ xi0.mm6|gate = 1.2000
+ xi0.mm6|src = 952.5391m


```

Hình 29: Giá trị điện áp tại các cực của 3 Nmos

Nhận xét:


- Giá trị đo tại các chân Source của 3 Nmos không lý tưởng là $V_{DD} - V_{th}$ mà thực tế bị hao hụt dần khi các Nmos trở về sau, hao hụt dần theo từng bậc do sự ảnh hưởng của trở được hình thành trên đường dẫn và các dòng rò.
-

2.2) Mô hình cực Source của 1 Nmos nối vào Gate của Nmos khác



Hình 30: Sơ đồ kết nối Source của 1 Nmos nối vào Gate 1 Nmos


a) Schematic



Hình 31: Schematic của thiết kế

Để đo được V_{source} của 2 Nmos ta tiến hành nối Gate và Drain của Nmos đầu tiên với vdd và đặt chân Source là vout1, tiếp đó chân Source của Nmos đầu được nối vào Gate của Nmos thứ 2 và Drain của Nmos số 2 cũng được nối với vdd để nhận được tín hiệu tại chân Source khi mô phỏng, đồng thời nối các cực bulk với GND.

b)layout



Hình 32: Layout thiết kế

Kiểm tra LVS:

```
Warning: Nothing is bound to the 'Meta-Shift-s' in the current active set. (WINDOW-015)
Information: "Starting netlisting for design "vgs_project/2nmos_sr_to_gate/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "vgs_project/2nmos_sr_to_gate/schematic"
Information: "Netlisting design "vgs_project/2nmos_sr_to_gate/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_4
Completed with no errors.
=====
```

Hình 33: Kiểm tra LVS

⇒ Layout đã được kiểm tra tương đồng với schematic.

Kiểm tra DRC:


```
=====
Information:
JobID: hercules_lvs_7
Completed with no errors.
=====
Information:
JobID: hercules_drc_17
Completed with no errors.
=====
```

Hình 34:Kiểm tra DRC

⇒ Thiết kế đã tương đồng với schematic và không vi phạm Design Rules.

c) Kiểm tra post-layout

Hình ảnh của thiết kế sau khi chạy LPE để extract RC:



Hình 35:Hình ảnh thiết kế sau khi mô phỏng LPE

d) Mô phỏng post-layout

Phương pháp hiện thực:


Kết quả mô phỏng:

Nhận xét:

III) Tìm Noise Margin của cổng Inverter


a) Thiết kế

vì đã thiết kế cổng Inverter ở bài trước nên sẽ sử dụng lại cổng Inverter này:




Hình 36: Schematic cổng Inverter

- Cổng Inverter được thiết kế có kích thước của Nmos là $W=0.24\mu\text{m}$ và $L=0.1\mu\text{m}$, kích thước của Pmos là $W=0.63\mu\text{m}$ và $L=0.1\mu\text{m}$.



Hình 37: Layout cổng Inverter

b) Mô phỏng



Hình 38: Cổng Inverter sau khi extract RC để mô phỏng


Tiến hành mô phỏng cổng Inverter tìm Noise-Margin:

```
* =====  
* TESTBENCH XUẤT DẠNG SÓNG DC CHO INVERTER  
* =====  
  
.include 'netlist.net'  
,  
  
.temp 25  
.param VDD_VAL = 1.2  
  
* Cấp nguồn và tín hiệu  
V_vdd vdd! 0 DC 'VDD_VAL'  
V_gnd gnd! 0 DC 0  
V_in in 0 DC 0  
  
* Gọi Netlist  
X1 in out inv  
  
* Lệnh quét DC (Trục X của đồ thị sẽ là V_  
.dc V_in 0 'VDD_VAL' 0.001  
  
* LỆNH QUAN TRỌNG NHẤT: Xuất dữ liệu ra fi  
.option post=2 probe  
.probe dc v(in) v(out)  
  
.end
```

Hình 39: File .sp kịch bản mô phỏng

- Cấp nguồn vdd=1.2V vào chân Inverter và chạy mô phỏng .dc từ 0V -> 1.2V với bước nhảy là 0.001V để tìm độ thị thể hiện sự thay đổi của Voh Vol và Vih Vil.


Đồ thị Noise-Margin của cổng Inverter:



Hình 40: Đồ thị Noise Margin

- **Ngưỡng Voh và Vol:**


Voh của cổng Inverter:



Hình 41: Khoảng Voh của cổng Inverter

- Khoảng Voh của cổng Inverter là khoảng mà tín hiệu đầu ra vẫn đảm bảo mức logic 1 nằm trong khoảng **1.2V->0.995V**.

Vol của Inverter:




Hình 42: Vol của Inverter

- Khoảng Vol của cổng Inverter là khoảng mà tín hiệu đầu ra vẫn đảm bảo mức logic 0 nằm trong khoảng **0.194V ->0V**.

• Ngưỡng Vih và Vil


Vih của cổng Inverter:



Hình 43: Vih của Inverter

- Khoảng Vih của cổng Inverter là khoảng mà tín hiệu đầu vào vẫn đảm bảo mức logic 1 để đầu ra bắt đầu mức logic 0 nằm trong khoảng **0.668V→1.2V**.

ViL của cổng Inverter:



Hình 44: ViL của cổng Inverter

- Khoảng ViL của cổng Inverter là khoảng mà tín hiệu đầu vào vẫn đảm bảo mức logic 0 để đầu ra bắt đầu mức logic 1 nằm trong khoảng **0V→0.475V**.